<Gaaffet有望超过FinFET,成为一种新的技术选择。 - 2000彩娱乐
  • <big id="wk00y"><nobr id="wk00y"></nobr></big>
      1. <output id="wk00y"><small id="wk00y"><input id="wk00y"></input></small></output>
      2. <dfn id="wk00y"><sup id="wk00y"><sub id="wk00y"></sub></sup></dfn>
      3. 公司新闻

        Gaaffet有望超过FinFET,成为一种新的技术选择。

        最近,比利时微电子中心( IMEC )表示在N3技术节点引入具有垂直堆叠纳米线和纳米片的全环形栅极( GAA )晶体管的过程中取得了重大进展。。 包括改进的Si GAA器件,更好地理解锗( ge )纳米线pFET中的应变工程,以及对纳米线FET可靠性和退化机制的全面理解。。

        在IEEE IEDM 2018大会上,比利时微电子中心( IMEC )首次使用顺序集成技术在300毫米晶圆上展示了3D堆叠鳍状场效应晶体管,鳍状凹坑和息肉分别位于45纳米和110纳米。顶层由非结器件组成,这些器件在低于525℃的温度下由晶片到晶片键合转移的硅层中制造。角度。C。生成的堆栈演示了如何使用顺序集成方法在高级节点上获得高密度设备。

        研究结果令人震惊。

        第一项研究显示了工艺改进如何在不降低电性能的情况下显著减小纳米线尺寸并提高形状可控性。通过这些改进,IMEC降低了Si GAA器件的垂直间距,大大提高了导通/截止电流性能,并减少了nMOS和pMOS器件的沟道空间。结果表明,环形振荡器的阈值延迟从24ps减少到10ps。第二项研究比较了锗纳米线pFET和锗pFET,显示了前者的显著优势,这主要是由于应变工程更优化。这项工作的初步展示(在IEDM 2017上)赢得了保罗·拉普波特奖。最后,整个偏置空间中n-、p-Si和p-Ge纳米线FET的广泛映射允许表征各种退化度量,并揭示了多种主动退化机浓醇茶叶制。

        GAA MOSFET是一种候选技术,预计它会将栅极长度和间距减小到FinFET的可能范围之外。与FinFET工艺相比,使用横向纳米线或纳米片的工艺优势是非破坏性的。通过堆叠纳米线或纳米片,可以在给定区域最大化驱动电流。在这三项研究中,IMEC侧重于工艺优化和对GAA MOSFET中应变工程和可靠性的更好理解。

        浓醇茶叶

        顺序3D集成( S3D )包括顺序处理的器件层的垂直集成。技术目标是增加芯片单位面积的器件密度,减少互连线长度,促进异构器件技术的协同集成。面临的主要技术是顶级工艺面临的有限热预算。如果温度太高,下面的器件、互连层和晶片键合电介质可能会受到影响。然而,有限的温度可能导致顶层的性能下降和两层之间的不匹配。

        技术优势和广阔前景

        Imec首先使用300毫米体硅鳍场效应晶体管流,具有45纳米鳍间距、110纳米间距和高K最终替代金属栅极来制造底部器件。然后,顶部硅层通过晶片到浓醇茶叶晶片的键合转移到底部器件层,其中键合的电介质叠层减小到160纳米。在顶部硅层上,在低于525的温度下制造FinFET器件。角度。C。最后,浸没式193纳米光刻机用于完成与底层互连的最终高精度对准。所得顶层器件的性能与用于低静态功率应用( LSTP )的高温体鳍状场效应晶体管相当。

        IMEC的知名技术成员Naoto Horiguchi评论道:“全环栅纳米线晶体管是N5节点下替代FinFET的有力候选,不会有太多干扰。这些新的结果进一步优化了实现这些晶体管的过程,并为我们提供了更多的理解,例如关于最佳应变工程和退化机制。“

        该技术适用于在高性能底层设备上组合模拟UE/LSTP顶层设备。IMEC项目总监纳迪·柯莱特评论道:“通过这个过程,我们成功地解决了顺序3D处理的许多突出挑战。”。一个例子是,我们使用193纳米浸没光刻技术来实现最先处理的顶层和最后处理的底层的极其精确的对准。这些结果证明3D顺序方法适合于增加未来技术节点上的设备密度。"

        联系我们

        CONTACT US

        联系人:浓醇茶叶

        手 机:13988889999

        电 话:020-66889888

        邮 箱:77807@qq.com

        地 址:浙江省杭州市经济开发区-浓醇茶叶有限公司